## (19) 日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出顧公開番号

## 特開平10-189977

(43)公開日 平成10年(1998) 7月21日

## 識別記号

FΙ

H 0 1 L 29/786 21/336 H01L 29/78

618A

21/205

21/205

審査請求 有 請求項の数3 OL (全 6 頁)

(21)出願番号

特願平8-341584

(22)出願日

平成8年(1996)12月20日

(71)出願人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72)発明者 竹知 和重

東京都港区芝五丁目7番1号 日本電気株

式会社内

(72)発明者 平野 直人

東京都港区芝五丁目7番1号 日本電気株

式会社内

(72)発明者 西田 真一

東京都港区芝五丁目7番1号 日本電気株

式会社内


(74)代理人 弁理士 若林 忠

## 

## (57)【要約】

【課題】 遮光膜を用いないで良好なオン特性を維持しつつ光オフ電流低減化が可能な順スタガード型薄膜トランジスタ素子を提供する。

【解決手段】 アクティブマトリックス液晶ディスプレイの画素電極のスイッチング素子として用いられ、透明 絶縁性基板10上にソース電極11とドレイン電極12、活性層を形成するシリコン膜13、ゲート絶縁膜である窒化シリコン膜14、ゲート電極17が順次積層されて形成され、ソース電極11とドレイン電極12のいずれかが画素電極に接続される順スタガード型薄膜トランジスタ素子において、シリコン膜13として、モノシランに対してジボランを5~300ppmの濃度範囲で添加した混合ガス系を原料としてプラズマCVD法で形成された微結晶シリコン膜を用いる。



1

### 【特許請求の範囲】

【請求項1】 アクティブマトリックス液晶ディスプレ イの画素電極のスイッチング素子として用いられ、透明 絶縁性基板上にソース電極とドレイン電極、活性層を形 成するシリコン膜、ゲート絶縁膜、ゲート電極が順次積 層されて形成され、前記ソース電極とドレイン電極のい ずれかが前記画素電極に接続される順スタガード型薄膜 トランジスタ素子において、

前記シリコン膜として、モノシランに対してジボランを 5~300ppmの濃度範囲で添加した混合ガス系を原 10 料としてプラズマCVD法で形成された微結晶シリコン 膜を用いることを特徴とする薄膜トランジスタ素子。

【請求項2】 前記微結晶シリコン膜が、前記ゲート電 極の下部にゲート絶縁膜を介して全面に層状に形成され ている、請求項1に記載の薄膜トランジスタ素子。

【請求項3】 前記微結晶シリコン膜が、前記ソース電 極と前記ドレイン電極に接続してアイランド状に形成さ れている請求項1に記載の薄膜トランジスタ。

## 【発明の詳細な説明】

#### [0001]

【発明の属する技術分野】本発明は薄膜トランジスタ素 子に関し、特にアクティブマトリックス液晶ディスプレ イに使用する順スタガード型薄膜トランジスタ素子に関 する。

## [0002]

【従来の技術】近年、水素化非晶質シリコン膜を活性層 として用いた薄膜トランジスタ(TFT)が各表示画素 のスイッチ素子として用いられる、アクティブマトリッ クス型液晶ディスプレイが量産化されている。特にノー トパソコンの普及に伴い、液晶ディスプレイの需要が急 30 激に増大し、その生産性の向上が要求されている。

【0003】図5は、従来技術の液晶ディスプレイの画 素のスイッチング素子として用いられている順スタガー ド型薄膜トランジスタ素子の断面図であり、図中符号5 1はソース電極、52はドレイン電極、53は非晶質シ リコン膜、54はゲート絶縁膜、56はn+シリコン 層、57はゲート電極、58は遮光層、59は透明絶縁 膜である。逆スタガード型に比べ順スタガード型薄膜ト ランジスタでは、作成の際のマスク数の低減化により、 生産性の向上が実現できる。順スタガード構造では、ゲ 40 ート電極57が活性層である非晶質シリコン膜53の上 部に存在するため、下側のガラス基板である透明絶縁性 基板50の裏面側から照射されるバックライト光が非晶 質シリコン層53に直接入射して非晶質シリコン層53 内にキャリアを生成させリーク電流である光オフ電流を 発生させるために、接続する画素電極を放電させ表示品 質を低下させる。この現象を防止するためこの図に示す ように、透明絶縁膜59を介して非晶質シリコン膜53 の下方に金属等の遮光膜58を設けることによりバック チャネル側への入射光を遮光し、光オフ電流を低く抑え 50 なオン特性を維持しつつ光オフ電流低減化が可能な順ス

ている。これにより実用的なオフ抵抗値が得られ、良好 な保持特性が確保される。

【0004】また近年、図6に示すように、薄膜トラン ジスタ作成プロセスの更なる簡略化を目的として、順ス タガード型薄膜トランジスタにおいて、非晶質シリコン 層を薄膜化することにより光感度を低下させ、遮光膜の 省略を可能にする技術開発が行われている。

【0005】図6は従来技術の非晶質シリコン層を薄膜 化した順スタガード型薄膜トランジスタ素子の断面図で あり、図中符号61はソース電極、62はドレイン電 極、63は非晶質シリコン膜、64はゲート絶縁膜、6 6はn+シリコン層、67はゲート電極である。

【0006】例えば、ASIA DISPLAY'95 957-958では、非晶質シリコン層の膜厚を20 0オングストローム程度まで薄膜化することにより、ノ ートパソコン用液晶ディスプレイにおいて、遮光膜を用 いることなくクロストークの抑制が可能になるという報 告がある。

【0007】ジボランを添加した微結晶シリコン膜の形 20 成技術としては、Materials Researc h Society Symposium Proce edings Vol. 336 1994 25-30 に報告例がある。これは、逆スタガード型薄膜トランジ スタの活性層に微結晶シリコン膜を用いることにより、 高移動度化を実現するというものである。

#### [8000]

【発明が解決しようとする課題】従来の順スタガード型 薄膜トランジスタにおいては、活性層である非晶質シリ コン膜の膜厚として300~1000オングストローム 程度の値が用いられている。この非晶質シリコン膜の膜 厚を200オングストローム程度以下まで薄膜化すれ ば、上述の報告例のように、薄膜トランジスタの光感度 が低下し遮光膜を用いることなく低光オフ電流化が可能 であるが、同時にオン電流も低下してしまうという問題 がある。このような非晶質シリコン層の薄膜化に伴うオ ン電流の低下現象は、一般的に知られていることであ る。また、薄膜トランジスタの活性層に微結晶シリコン 膜を用いる場合には、いかにしてドナー性の欠陥を補償 し真性化するかの問題があった。今後、液晶ディスプレ イの更なる大面積化・高精細化に伴い、薄膜トランジス タにおいても高い性能が要求され、活性層薄膜化時の高 いオン電流の維持、即ち高移動度薄膜トランジスタが必 須である。

【0009】従って、従来の非晶質シリコン膜よりも高 い電子移動度を有する材料を活性層として用いることに より、活性層の薄膜化時においても良好なオン特性を維 持しつつ光オフ電流低減化が可能な新しい順スタガード 型薄膜トランジスタデバイス技術の開発が必要である。 【0010】本発明の目的は、遮光膜を用いないで良好

3

タガード型薄膜トランジスタ素子を提供することにある。

## [0011]

【課題を解決するための手段】本発明の薄膜トランジスタ素子は、アクティブマトリックス液晶ディスプレイの画素電極のスイッチング素子として用いられ、透明絶縁性基板上にソース電極とドレイン電極、活性層を形成するシリコン膜、ゲート絶縁膜、ゲート電極が順次積層されて形成され、ソース電極とドレイン電極のいずれかが画素電極に接続される順スタガード型薄膜トランジスタ 10素子において、シリコン膜として、モノシランに対してジボランを5~300ppmの濃度範囲で添加した混合ガス系を原料としてプラズマCVD法で形成された微結晶シリコン膜を用いる。

【0012】微結晶シリコン膜が、ゲート電極の下部に ゲート絶縁膜を介して全面に層状に形成されていてもよ く、微結晶シリコン膜が、ソース電極とドレイン電極に 接続してアイランド状に形成されていてもよい。

【0013】このようにして形成された微結晶シリコン 膜は、従来の非晶質シリコン膜よりも高い電子移動度を 20 有しているため、薄膜化時において低光オフ電流で且つ 良好なオン特性を維持できる。

#### [0014]

【発明の実施の形態】次に、本発明の実施の形態について図面を参照して説明する。図1は本発明の第1の実施の形態の液晶ディスプレイの画素のスイッチング素子として用いられている順スタガード型薄膜トランジスタ素子の断面図であり、図2は第1の実施の形態の薄膜トランジスタ素子の製造工程を示す断面図であり、(a)はソース・ドレイン電極を形成した状態、(b)は電極上 30にリンを堆積した状態、(c)は活性層、ゲート絶縁膜、ゲート電極を堆積した状態、(d)はゲート電極、ゲート絶縁膜、活性層をパターンニングした状態を示す。図中符号11はソース電極、12はドレイン電極、13は微結晶シリコン膜、14はゲート絶縁層である窒化シリコン膜、16はn+シリコン層、17はゲート電極をある。

【0015】本発明の第1の実施の形態の製造工程について、図2(a)~(d)を用いて詳細に説明する。図2(a)に示すように、絶縁性基板であるガラス基板10上に形成した透明導電性膜ITO膜を所望の形状にパターンニングしてソース電極11、ドレイン電極12を形成する。その後、図2(b)に示すように、プラズマCVD法を用いて、フォスフィンプラズマ処理によるリン15の堆積を行う。さらに図2(c)に示すように、プラズマCVD法により活性層となる微結晶シリコン膜13の堆積を順次行い、続けてスパッタリング法によりゲート電極17用金属を堆積する。微結晶シリコン膜13の堆積の際、リンの拡散によりソース電極11およびドレイ

4

ン電極12と微結晶シリコン膜13との界面にn型化されたシリコン層16が形成される。その後、図2(d)に示すように、ゲート電極17用金属、窒化シリコン膜14、微結晶シリコン膜13及びn型化されたシリコン層16を所望の形状にパターンニングすることにより、図1に示す本発明の第1の実施の形態の薄膜トランジスタ素子が完成する。本構造では、ゲート電極17、窒化シリコン層16を同一のマスクでエッチング加工するため、ゲート電極17の下部全体に微結晶シリコン膜13が層状に存在する。また、同一マスクでの加工により、プロセスの高スループット化、低コスト化が実現できる。

【0016】図3は本発明の第2の実施の形態の薄膜トランジスタ素子の製造工程を示す断面図であり、(a)はソース・ドレイン電極を形成した状態、(b)は電極上にリンを堆積した状態、(c)は活性層、ゲート絶縁膜を堆積しアイランド形状にパターニングした状態、

(d)は保護膜とゲート電極を堆積しパターニングした 状態を示し、図中符号31はソース電極、32はドレイ ン電極、33は微結晶シリコン膜、34はゲート絶縁層 である窒化シリコン膜、36はn+シリコン層、37は ゲート電極である。

【0017】本発明の第2の実施の形態の製造工程につ いて、図3 (a)~(d)を用いて詳細に説明する。図 3(a)に示すように、絶縁性基板であるガラス基板3 O上に形成した透明導電性膜 I T O膜を所望の形状にパ ターンニングしてソース電極31とドレイン電極32を 形成する。その後、図3(b)に示すように、プラズマ CVD法を用いて、フォスフィンプラズマ処理によるリ ン35の堆積を行う。さらに図3(c)に示すように、 プラズマCVD法により活性層となる微結晶シリコン膜 33の堆積、ゲート絶縁膜となる窒化シリコン膜34の 堆積を順次行い、これらの膜を薄膜トランジスタ素子部 分のみに所望のアイランド形状にパターンニングする。 微結晶シリコン膜33の堆積の際、リンの拡散によりソ ース電極31およびドレイン電極32と微結晶シリコン 膜33との界面にn型化されたシリコン層36が形成さ れる。更に、保護膜として窒化シリコン膜38をプラズ マCVD法により形成し、続けてスパッタリング法によ りゲート電極37用金属を堆積し、パターンニングする ことにより、図3(d)に示すように、本発明の第2の 実施の形態の薄膜トランジスタ素子が完成する。本構造 では、第1の実施の形態に比べプロセス数が増加してし まうものの、微結晶シリコン膜33がアイランド化され ているため、ゲート絶縁膜を介したゲート電極・微結晶 シリコン膜間のリーク電流をより小さく抑えることが可 能である。・

電極17用金属を堆積する。微結晶シリコン膜13の堆 【0018】通常、微結晶シリコン膜は、モノシランに 積の際、リンの拡散によりソース電極11およびドレイ 50 対して10倍以上の流量の水素を混合した高水素希釈モ

ノシランを原料ガスとして用いることにより形成されて きた。しかしながら、このような条件下で作成された微 結晶シリコン膜の電気伝導度の活性化エネルギーを測定 してみるといずれも0.2eV程度の値を有しており、 n型化されていると考えられた。従って、薄膜トランジ スタの活性層として微結晶シリコン膜を用いる場合、微 量ドーピングを行うことによりドナー性の欠陥を補償 し、真性化する必要がある。そこで本発明では、モノシ ランに対してジボランを5~300ppmの濃度範囲で 微量添加した高水素希釈モノシラン・ジボラン混合ガス 10 系を原料として用いることにより、真性化された微結晶 シリコン膜の形成を行う。これにより、0.5~0.6 e V程度の真性シリコンと同程度の活性化エネルギーを 有する微結晶シリコン膜の形成が可能となった。

【0019】次に、本発明の実施の形態に基づく実施例 について図面を参照して説明する。

#### [0020]

【実施例】本発明の第1の実施の形態の第1の実施例を 説明する。 図2(a)~(d)に示す工程順により、本 発明の第1の実施の形態の第1の実施例として順スタガ 20 ード型薄膜トランジスタを作成した。透明導電性膜 I T O膜はスパッタ法により500オングストローム形成し た。フォスフィンプラズマ処理に関しては、アルゴンベ ース0.5%フォスフィンガスを用いて行った。活性層 である微結晶シリコン膜の膜厚は100オングストロー ム、ゲート絶縁膜である窒化シリコン膜の膜厚は400 0オングストロームである。 微結晶シリコン膜の形成条 件としては、モノシラン15SCCM、水素ベース20 ppmジボラン40SCCM、水素1000SCCMの 原料ガスを用い、ガス圧力150Pa、投入電力密度 O. 04Wcm<sup>-2</sup>、基板温度300℃である。この条件 下で形成した微結晶シリコン膜の活性化エネルギーは、 O.6eV程度であった。この実施例の順スタガード型 薄膜トランジスタの光照射時のゲート電圧・ドレイン電 流特性を図4に示す。図4は本発明の第1の実施の形態 の第1の実施例の光照射状態でのゲート電圧・ドレイン 電流特性のグラフであり、比較のため、従来の非晶質シ リコン膜100オングストロームを活性用に用いた薄膜 トランジスタの特性も示してある。いずれの薄膜トラン ジスタにおいても遮光膜は存在せず、光は活性層に入射 40 する。この図からわかるように、本発明による薄膜トラ ンジスタでは、遮光膜を用いることなく十分低い光オフ 電流が実現されており、またオン領域も良好な特性が維 持されており、電界効果移動度として0.4cm<sup>2</sup>V<sup>-1</sup> s-1 程度の液晶ディスプレイに適用可能な実用的な値 が得られた。

【0021】本発明の第1の実施の形態の第2の実施例 を説明する。活性層である微結晶シリコン膜の形成条件 以外は第1の実施例の場合と同様である。 微結晶シリコ ン膜の形成条件としては、モノシラン15SCCM、水 50 スタガード型薄膜トランジスタ作成プロセスの簡略化・

6

素ベース20ppmジボラン150SCCM、水素10 00SCCMの原料ガスを用い、ガス圧力150Pa、 投入電力密度0.02Wcm-2、基板温度300℃であ る。この条件下で形成した微結晶シリコン膜の活性化工 ネルギーは、やはり0.6eV程度であった。投入電力 密度を低くした場合、ジボランの分解効率が低下するた め、第1の実施例の場合に比べてジボランガスの供給量 を高くする必要があった。このような微結晶シリコン膜 を用いた薄膜トランジスタにおいても、第1の実施例と 同様な良好な特性が得られた。

【0022】次に本発明の第2の実施の形態の実施例を 説明する。図3(a)~(d)に示す工程順により、本 発明の第2の実施の形態の実施例として順スタガード型 薄膜トランジスタを作成した。透明導電膜ITO膜はス パッタ法により500オングストローム形成した。フォ スフィンプラズマ処理に関しては、アルゴンベース0. 5%フォスフィンガスを用いて行った。その後連続して 活性層である微結晶シリコン膜を100オングストロー ム、ゲート絶縁膜である窒化シリコン膜を500オング ストロームプラズマCVD法により形成した。微結晶シ リコン膜の形成条件としては、モノシラン15SCC M、水素ベース20ppmジボラン40SCCM、水素 1000SCCMの原料ガスを用い、ガス圧力150P a、投入電力密度0.04Wcm-2、基板温度300℃ である。この条件下で形成した微結晶シリコン膜の活性 化エネルギーは、0.6eV程度であった。続いて、こ れらの微結晶シリコン膜、窒化シリコン膜を薄膜トラン ジスタ素子部分のみに所望の形状にパターンニングす る。その後、プラズマCVD法により窒化シリコン膜を 3500オングストローム基板全面に形成する。最後 に、スパッタリング法によりゲート電極材料としてCr を1000オングストローム堆積し、所望の形状にパタ ーンニングすることにより薄膜トランジスタ素子が完成 する。

【0023】ソース・ドレイン電極あるいはゲート電極 材料としては、Cr、AI、Mo等の金属でも可能であ る。活性層成膜時の水素希釈量に関しては、モノシラン 流量に対して10倍以上の流量の水素で希釈することに より微結晶化が実現できる。ジボランの添加量に関して は、5ppm未満では投入電力密度を十分高くしてもド ナー性の欠陥を十分に補償することができなかった。ま た、300ppmを越えてしまうと逆にp型の性質を示 すようになり、モノシランに対して、5ppmから30 Oppmの範囲の添加量が適当である。

#### [0024]

【発明の効果】以上説明したように本発明を用いること により、順スタガード型薄膜トランジスタのオン特性を 実用レベルに維持しつつ、遮光膜を用いることなく光オ フ電流の低減化が実現できた。本発明により、高性能順

30

7

低コスト化が実現でき、大面積・高精細TFT-LCD の低価格化が可能となるという効果がある。

## 【図面の簡単な説明】

【図1】図1は本発明の第1の実施の形態の液晶ディス プレイの画素のスイッチング素子として用いられている 順スタガード型薄膜トランジスタ素子の断面図である。

【図2】第1の実施の形態の薄膜トランジスタ素子の製 造工程を示す断面図である。(a)はソース・ドレイン 電極を形成した状態を示す。(b)は電極上にリンを堆 積した状態を示す。(c)は活性層、ゲート絶縁膜、ゲ 10 11、31、51、61 ート電極を堆積した状態を示す。(d)はゲート電極、 ゲート絶縁膜、活性層をパターンニングした状態を示

【図3】本発明の第2の実施の形態の薄膜トランジスタ 素子の製造工程を示す断面図である。(a)はソース・ ドレイン電極を形成した状態を示す。(b)は電極上に リンを堆積した状態を示す。(c)は活性層、ゲート絶 縁膜を堆積しアイランド形状にパターニングした状態を 示す。(d)は保護膜とゲート電極を堆積しパターニン グした状態を示す。

【図4】本発明の第1の実施の形態の第1の実施例の光 照射状態でのゲート電圧・ドレイン電流特性のグラフで

【図5】従来技術の液晶ディスプレイの画素のスイッチ ング素子として用いられている順スタガード型薄膜トラ ンジスタ素子の断面図である。


【図6】 従来技術の非晶質シリコン層を薄膜化した順ス タガード型薄膜トランジスタ素子の断面図である。

## 【符号の説明】


- ソース電極
  - 12, 32, 52, 62 ドレイン電極
  - 13,33 微結晶シリコン膜
  - 14,34 窒化シリコン膜
  - 16, 36, 56, 66 n+ シリコン層
  - 17, 37, 57, 67 ゲート電極
  - 非晶質シリコン膜 53,63
  - 54,64 ゲート絶縁膜
  - 58 遮光層
  - 59 透明絶縁膜

20


【図1】



【図2】



【図3】



【図5】

